VARIABLE DELAY CIRCUIT

Patent Number:

JP2000134072

Publication date:

2000-05-12

Inventor(s):

HARA MASAAKI

Applicant(s)::

SONY CORP

Requested Patent:

JP2000134072 (JP00134072)

Application Number: JP19980299635 19981021

Priority Number(s):

IPC Classification:

H03K5/135

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To realize inexpensively a variable delay circuit from which a desired delay is obtained without being affected by a power supply voltage or the like.

SOLUTION: The variable delay circuit is provided with a 3-bit counter 10 that generates data pulses TP. TP2, TP4 with a prescribed period based on a received clock, an up-down counter 20 that counts based on an up-down control signal UD, a delay line 30 whose delay number is set with a count output of the up-down counter 20, a delay amount detection section 40 that detects the delay by the delay line 30 and outputs the result of detect as the up-down control signal UD, and a delay lock detection section 50 that compares a current count output of the up-down counter 20 with a preceding count output to detect whether or not the delay is locked and provides an output of a required count in the two counts as a reference delay stage number. However, a period of the data pulses is selected as TP

Data supplied from the esp@cenet database - 12

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-134072

(P2000-134072A)

(43)公開日 平成12年5月12日(2000.5.12)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

H03K 5/135

H 0 3 K 5/135

5 J O O 1

審査請求 未請求 請求項の数4 OL (全 10 頁)

(21)出願番号

特顯平10-299635

(22)出顧日

平成10年10月21日(1998.10.21)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 原 雅明

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 100086841

弁理士 脇 篤夫 (外1名)

Fターム(参考) 5J001 AA05 BB00 BB05 BB08 BB12

BB13 BB14 BB21 BB22 BB23


BB24 DD02 DD03 DD09

(54) 【発明の名称】 可変遅延回路

(57)【要約】

【課題】 電源電圧などの影響を受ずに所望する遅延量 が得られる可変遅延回路を廉価に構成する

【解共手段】 人力したクロックに基づいて所定の関盟とされるデータバルスTP、TP2、TP4を生成するまだっとのウンタ10と、アップダウン制御信号UDに基づいてカウンとを行うアップダウンカウンタ20と、アップダウンカウンを行うアップダウント出力によってディン・1銭なが設定されるディレーディン30と、ディーライン30による遅延量を検出し、検出結果をアップギウン制御信号UDとするディレー最検出部40と、アップダウンカウンタ20の現在のカウンと出力と顕表がウウンを出力と映して遅延量がロックされているか合かが検出し、ないに一2個のカウンと値でされているか合かを基準ディン・1段数として出力するディン・ロック検出にある。イーロックを開発すると、でデータバルスで関盟はTP・TP2・TP4である。



【特許請求の範囲】

【請永項1】 人与にたりロックに基づいて画定の周期 とされる第一、展示、第三といるステータを生成する分 関手等と、

前記革三のパルパケー・2が供給されるとともに、アップ ダウン制御信号に基づいてカウントアップまたはカウン 上ダウンを行うアップダウンカウンタと、

前記第一のパルフデータが供給されるとともに、前記アップダウンカウンタのカウント出力に基づいてディレー 段数が設定されるディレー 科及と、

前記第 2000 ルフボータが供給されるとともに、前記ディレー手段によって遅延された遅延量を検出し、検出結果を前記アップダウン制御信号として前記アップダウンカウンタに供給する遅延量極出手段と、

前記第三の・ルフ・バータが供給されるとともに、前記アップダウンカウ、タの現在のカウント値と過去のカウント値を比較して遅延量がロークされているか否かを検出し、たおかつ2割のカウント質のうらいずれか。方の値を選担して基準・マン一段数として出力するディンーロック極出手機と、

を備えていることを特徴とする可要遅延回路。但し、前記分局手段にはは、「生成される各パルフデータの周期としては、第一のパルスデータ、第三のパルスデータと第三のパルスデータとなるようにする。

【請求項2】 前記選延量検出手段は、

前記第一でロパイデータを前記ディレー 再隻で遅延され た遅延パルフデータの立ち上がりのタイミングでラッチ して出力する第一のラッチ再隻と、

能記第一で・パイパータと前記第一のラッチ手段をいらのファイディング 世代的 倫理和とされるラーフの出力を行った方にされているゲート手段と、

前記屋延っルフーバータを反転させる反転打段と、

事記が一十手段が引出力されるデータを前記技転手段で 展測した運動して、データの立下のみイマングですが ホレブ出力する第二のイッチ手段と、

各欄之、可能的 1000 でも野鹿がらの出力が一々が、前 記載されたフルケースの立ち長がりよりますにめ着かには して、所要させではダウン制調信を全出力するようにし たことを特徴とより請求しました記載の可要過知時路

【語が項句】 (新記憶部報)(1) ク極出手換け21後のマッチ 無理によって構定され、前記第三のヘルスのデータに基ってご前記がってが立たが立たかり、400ディレー段数がデータをよってといる。 さいしょ スタド、

現在の、マレー時点と記述があります。タによることは、 との前の、マレー球数を対験を行う第一の比較手段と、 現在のでマレー球状を引起してとしてタによる10 ロールボー・コー 球数を比較を行う第一の比較手段と、 重日第一人比較手段の比較結果として、現在のディレー 近数と引起してに、で乗っ、マレー段数分一致した場合 のデータを前記第三のクロックでラッチするラッチ手段 よ

主 担第一つ理解事員「比較結果として、理在・・・・・ 最初で重記2年にで重点でする。 つ、前記第二の比較科技の比較結果として、現在のディ レー投数が前記1年ロック前のディレー段数よりも大き い場合に、前記1年ロック前のディレー段数を出力し、 これ以外の場合に、現在のディレー段数を出力すること ができるようにされている選択手段と、

10 前記選択手段で選択されたディレー段数を前記第三のヘルフデータでデッチするようにされているラッチ手段

を備えているでとを特徴とする請求項1に記載の可受遅 延回路

【請求項4】 人力したクロックに基づいて所定の周期とされる第一、第二、第三のベルスデータを生成する分別手段と、

前記第三のパルフが一タが作品されるとともに、アップ ダロン制御信号に基づいてのウントアップまたはカウン 20 トダウンを行うていフザウンカウンタと、

前記第一のパルマデータが供給されるとともに、前記ア ップダウンカウンタのカウン十出力に基づいてディレー 段数が設定されるディレー手段と、

前記第二のバルスデータが供給されるとともに、前記ディレー手段によって選延された遅延量を検出し、検出結果を前記アップダウン制御信号として前記アップダウンカウンタに供給する遅延量検出手段と、

事記第三のコルフデータが供給されるとともに、前記アンプダウンカウ、タの現在のカウント出力と過去のカウ

30 シ上出力を理解して遅延量がロックされているか否かを 検出し、なおいいは働のカウント値のうちで小さいほう の値を基準デーン一段数として出力するディレーロック 検出手段と、

|冷備さた関連がデロー可旋放出を到底し、

重信的では、生活情報等から、と考し、前記基準がよった 段数出力手能がよい基準がより一段数と所要のがメレー 死済を乗点するサイン・1、社数的定 同及と、

前記ティン・東次編のと再覧によっ、設定されたディン・ 野場により、人力にたサータをデーシーで共分ディン・

40 FITTER,

を備えて構成されていることを特徴とする可変遅延阿路 但1. 前記が周囲度にはいて生成される各バルスが 一々の周期としては、第一年のスパーター第三からルス・・ター第三からル

【始けて自細な説明】

[0 0 0 1]

【発展で適力を採出分野】も発明は、例では温度、電源 電圧、とう影響を支けれてい望する資料量が得くれる可 変異対対路に関するものである。

50 [0002]

【従来の技術】人力信号を遅延させる目的で用いるディン・インドーでは、何えばして(し・・・インドゥッ・・・コード)は、何えばして(し・・・インドゥッ・・コード、何えばして(し・・・インドゥッ・・コード、東京をレー・・コード、中国について、「一年を開発した」というがイレーラインは非常に高価なものになる。このプログラマブルディレーラインは非常に高価なものになる。このプログラマブルディレーラインは非常に高価なものになる。このプログラマブルディレーラインは非常に高価なものになる。このプログラマブルディレーラインは非常に高価なものになる。このプログラマブルディレーラインをデジタルデータの遅延に用いようとした場合、大規模な集積回路(Integrated Circuit・・・以下、単に「こという」を構成する場合に要する価格になることもある。

【0003】デジタルデータを遅延させる構成として、例えば国子に示されているようにインバータを2段直列に接続することによってディレーラインを形成し、これを所望するディンー量になるような段数だけ直列に接続することが知られている。国子に示す例では、インバータの直列接続による何えば63個のディンー素子D1カ金ディンー素子D63が直列に接続され、各ディンー素子の出力が64~1のアルチアンクサテのに供給される。マルチプンクサテのでは例えば6万ットのデータ(DSD[5:0])に応じて、いずれかのディレー素子の出力がDOUTから出力される。このようにディンーラインを構成する場合、廉価よされる例えばCMOS(Complementary Motal Oxide Semiconductor)プロセスを用いて10内部で容易に実現することが可能であ

$\{00004\}$

【発明が解決しようとする課題】とこれで、LCや分布 定数回路によって構成されたディー・インは特性のば らっきや温度変更が非常に小さいのには、て、1 (で)内 部に構成されるゲートの遅延量は温度やプロセス(回路 構成などによる信号で確認など、ではいっき、および電 郷電圧の変動によって大きく変化してしまう。例えば、 CMOSのIC内部と所、おのは、比当に装件が削り が一方の速度を速じせる方向に振りれた場合し、 谷で屋 一ずる方向に振られた場合とを共画とります。何えば3倍 程度のティンー協力を貼りむくさしる。これです。例え (賃温度補償するとともには行っきの電池電池を存を低減 まるような主たがした。といいまれてまたはケマエー・オイ 1. を主じばの機能とだってまたは実践性が関連環境にははそ ティレー量をすりほと た フなどで観測しないら必要な ディン・素子の段数を表定するなどの方法が中いられて いっ (13) 日間度研算や電源電圧の結存を形滅する場 合一通客が行ってたは異なる特殊です。セスまたは回路 ひ必要になり似価格化 (個難になう) また、トアレー量 **5観測を行う方法では、例えばしている量などが調整工** 穏の自動化の物がになるとともに、 原明温度などの使用 環境に対応して人物的で再調整から要になり、この場合 も価格的なメリットが成りまることにはっています。

【0.005】そうで、行為は特願者で、244963号

会報に、ディレーラ子とにおいて入力したクロックを2 空間もだますの様に図。のハルスのアコードストを5.0 によりたいで、一一様にコールに対象の様とプラー でディン・マンに入りし、ティーは数の様とプラー ですつ増やしていく両様で、アスト信号とディン・した テマト信号の論理和が常にハイレベルにならようなデー タの値を調べることで、1.1 分のディレーに必要な段数 を調べる方法が開示されている。このようにして、1.1 分のディンーに必要なディン一段数がわかれば、所望するディンー最を得るために必要なディンーと数を算出することが可能になり、1.0内部で容易に実現することができるというメリットを生かして廃価なディレーライン を構成することができるようになる。

【0006】 たかしこの場合、1 上がのディレーに必要な段数を設定するための方法が複雑なので、各種測定用のアログラムを外部に備えることが必要になり、すなわら1 C内部に円蔵するための回路化が用難であるという問題があった。

[0007]

【課題を解決するための手段】 を発明にこのような問題 点を解決するために、入力したクロックに基づいて所定 の周期とされる第一、第二、第三の パステーツを生成 せる分周手段と、前記第三のボルステータが供給される。 とともに、アンアダウン制御信号に基づいてカウントア アプまたはカウントダウンを行うアラブダウン カウレタ と、前記第一のペルプデータが供給されるとともに、前 記すシブダウンカウンタのカウント出力に基化さずイ レー股数が設定されるディレー 科段と、前記第二のヘル フバータが供給されるとともに、印記がイレー。再関によ 一て選延された選延量を検出し、検用結果を前記でして ダウン制御信号として前記でいてダウングウングに供給 サキ運延量検討手段し、前記第三(ロルイデータが供給 されるとともに、前記でいてダウンカロンタの現在の力 プント値と過去のカビント値を比較して進行量量では一条 されているいだいを検出し、なお、ビロ側のカフンで値 けったい 我们の一方の値を選択して 基準ティン・母と物と もで出力するアメントのバク検討手段を備っていること を特徴とする可能性は回路。但1、前に1分の月1日には、 たもぬされるなっち つう・タン関ラ 七つては、海回のへ 40 - 4 プラー・ダー第三カール とデー・ダー第三の へにスラー・ダ となるようにする

って遅延された遅延量を検出し。検出結果を前記アップ ダウ、制御信号として直記でのマギウンカウンタに供給 | 古る異価量輸出||割支針|||前記第三とへたステータが供給 されるといわれ、電配でいてなのになりになりませんか ウント出力と過去のカウント出力を比較して遅結量がコ ックされているか互かを検出し、なおかつ2個のカウン 下値のうちで小さいほうの値を基準ディレー段数として 出力するディレーロック検出手段を備えた基準ディレー 段数出力手段と、前記プロックが供給されるとともに、 前記基準ディレー段数出力手段からの基準ディ:一段数 と所要のディレー比率を乗算するディレー投数設定手段 と、前記ディレー段数設定手段によって設定されたディ レー段数により、人力したテータをディレーさせるディ レー手段を備えて構成されていることを特徴とする可変 遅延回路。但し、前記分周手段において生成される各へ ルスデータの周期としては、第一のパルスデータ<第二 のパルプデータに第三のパルスデータとなるようにす。

【0009】本発明によれば、例えばアロセス、電源電 圧。温度などによってディレー量が変化するようなディ レー素子の組み合わせによって可変遅延回路を構成した 場合でも、南に所望するディレー量を得ることができる ようになる

[0010]

【発明の実施の形態】以下、本発明の実施の形態を説明 する [4] 1 は本発明の実施の形態の可変遅延回路の構成 例を説明する例である。この図に示されているように例 えばるピットカウンタ10、アップダウンカウンタ2 - 0、ディシーライン30、ディレー量極出部40。ディ シーロック検出部30なぎによって構成される。3でツ 上カウンタ10は人力したクロックにLKに基づらて、 このプロックビエRを2分周した第一のパルスが一タモ される1mのデータバルスエセ、同じて4分周した第二 のパルス・データとされて2日とデータニルスTP2、同 くら 紀 見しさ 美国のバルグラー・ダミ される 4年 アデート タバルスTP4を生成する。アップダウン カウンタ20 (はず・1) 一般概怙部40分遣 () アップスウン制御信号U 1) に基づいて、ペイル・歌舞のカウンドアップ しカウン シダクン かべん たつン 上値DCPDを出りませたように されている。例えばアップタウン制御信号UTルーバイレ - いいである場合にカウントアップ。ローレールニある場 合にカウントダウンを行う。以下、カウント値DUPD かがえに、gg数DUPDとはいう。ディレース・ジョウ CHANGE CONTRACTOR CONTRACTOR タウンカウンタ200カウント値をディン・最初設定所 ラットでハエスTPを遅がさせて出ります。なお、デ マン・ 若子 (4) ね(はるるに) にしたように例えばらず傷に 伊足はそうとかく、任意が知じ論定することいてきる。 【0.011】 アストー量輸出部4.0.1、デストープイン

30によって、一といりスTPが遅結された、一といり

スDTPに基づいて、3ビットカウンタ10からのデー タバルスTP 2をラッチすることによってアップダウン 制御行号UDを打突する。 はた サール 情報出げすり たましまって、ことでは後には全で、ことがも、では、これは、これは明かり る。テンレーロック検団部50は3ピットカウンタ10 からのデータバルスTP4のタイミングで、アップダウ ンカウンタ200カウン上値DUPD(ディレー段数) に基づいて、現在のディレー段数と1クロック前、また は2クロック前のディレー段数の比較を行って、ディレ 10 一段数がロックされているか否かの判別を行うようにさ れている。このディレーロック検出部50からは、ディ レ一段数はロックされていることをはせディレーロック 信号しのCKまたは基準ディレー段数DREEが出力さ れる。なお、ディレーロック検出部50の詳細について は後で同じにしたがって訴して説明する。

【0012】【イト2に従いディン・量検出部40の構成例 を説明する。ディレー量検出部40は、人力段とされる D=73.07 • 70.57 (HE, D=FF505) 41 と排他的論理和が一上 (以下、EORゲートという) 4 20 2、インバータ43、さらに出力段とされるD。FF4 4などによって構成される。DーFF41は図1に示し たディレーライン30からのデータバルスDTPに基づ いてデータバルスTPPをラッチして、データバルスQ AとしてEORが一十42に供給する。FORが一ト4 2はデータバルスQAおよびデータバルスTP2の2個 のデータの排他的論理和としてデータバルメリセを出力 する D - F F 4 4 はE O R ゲート 4 2 からのゲータ バ ルスUPを、インバータ43で反転したデータバルスD TPでラッチして、アップダウン制御信号UD、すなわ 30 キディエー手段数の増または減を選択する制御信号として 1911に形したアープダウンカウング20に概念する。

【0013】 ことげ イレー 最極出部40は、コピットカ ウンタ10からCウータールスTP2をD-FF41の 「DATA」に、またが、ストルスDTPを「CK」に 大力制を主、バータールでエPせの立ち上がいかり。その パルスDTPの名は土がりよりも基に場合にアップタウ ン制銀信号UDにいて1~ ルーまだは窓 (場合にアップ ダウン制御信寺[1]のけいしゃってきれる

【0.014】探点、国际代码、1000年 "桶田。"5 40 () の構成例を説明する。国示されているように、ラマン - コック検団部5 O(は、C)わりD FF52a、52b からなるシアト、ビアタ50、第一の比較部53、第二 の地較記され、Dトトドララ (AND)ゲートララングに グタカで、D:FF58などによって構成されている 【0015】アップギウ、カフ、タ20つカウント傾D UPD - 7、1、非数) はシブトレジスタ52に供給さ わる。これにより、現在の・アレー政数DUPDになり でロートドラコa:出力として10日との頭のディンと 15 th D F T F 5 2 B の出力した 12 * ロッ * 年 50 トラン 財教D 比2を得るできかできるように含わて

いる。なわ、シフトレジスタ52に供給されるクロック はサータバエスTE 4 とされる。比較部53ではケスシー が放DUPDトープに、特殊DR1 に動からし、何 さに15UPD DE 4 フェー機がDUPDトライン一段 数DR2の比較を行い。例えばDUPDトライン一段 数DR2の比較を行い。例えばDUPDトDR2である 場合にデータ出力を行う。すなわち、ANDゲート55 からはDUPDにDR1とDUPD=DR2の場合の論 理積が出力される。DーFF56はDUPD=DR2の 場合のディレー段数をデータバルスTP4でラッチして ディンーロック信号LOCKとしてパイレバルのデータ を出力する。

【0016】センクタ57は1クロック前のディレー段数DR1と現在のディレー段数DUPDを入力して、ANDゲート55からの論理構に基準いて、7,力したディレー段数DUPDとディン・12数DR1を選択的に出力する。例えば、比較部53の比較結果として、ディレー段数DUPDとディン一段数DR2が一致し、かつ、比較部54の比較結果として、ディレー段数DUPDがディレー段数DR1よりも大きい場合にディン一段数DR1を出力し、これ以外の場合に、ディレー段数DUPDを出力することができるようにされている。

【0017】センククラアで選択されたディンー段数(DUPDまたはDR1)はD-FF58に供給され、データ/ルスTP4によってラッチされて基準ディレー段数DREFとして常に出力するようにされている。このように、ディシーロック検出部50(122)ロック前のディレー段数DR2と現在のディレー段数DUPDを比較して一致していればディレーロック信号LOCKを出力し、12000 のディー一段数DR1:現在のディン一段数DRFFとして出力するようにされている

【0018】以下、図4、図5にしただり目に示した 可多層無回路主における各位身のタイミングを説明す。 ふこなおに回すこと 5は、連のタイパングを示している 75. 健宜担因47はいてOn ve cから1400ns c でまでのタイミングを示し、図るにおいて1400m× elell連のタナミング上がいている。また。図4、図5 はココセツに促進時間で商家道田外変的し、ことを想定 1 で何えば 2 にック周疫基金変化させて、 2 はック周波 **ねこ 変化に現役して1下分のディレーに必要なディレー** 段数を出力するようにした一例を示している。これらの。 [文に示されている。] コーはクロックの韓返し周期に対応 繰返し周期。強に、土々わらりにって周波数が速い状態 を引している。されば、これでは何なで(a)(は5とット 50: 410, Shift (1740) 50: 420. ending the ending of a distinct ender 輸出部 3 0 . (1) e e - 11 + 2 1 と 転輸出部 4 0 にはいて会答 信頼してイスングを送りている。

【0019】国4に示されているように、0nsecから120nsecが期間に対いて、サセット信号CLR 5ロードー・コンプーでは、当年、1777 ファフトウッション 0(b)においてロート信号LOADがローレベルになった時点で初期のディレー段数DINTとして「0x20」がロードされる。つまりディレーライン30(c)においてディレー投数DSDとして「0x20」が設定される。これにより、ディレーナイン30に入力したデータバルスTPは「0x20」のディレー段数によって遅延されてデータバルスDTPとして出力される。

【0.0.2.0】 そして1.2.0.n see c の期間において、「0.x.2.0」のディレー段数によるディレー量は1.T分のディレーに対して不足しているので、ディレー量検出部4.0 に入りされるデータ n 4.2.2 ア 2 の反転タイミングよりデータ n 7.2 D T P の n 5.2 上が n 7.3 データ n 7.4 T P n 7.4 n 7.4 n 7.5 上が n 7.5 データ n 7.5 上が n 7.5 データ n 7.5 n 7.5 n 7.5 n 7.6 n 7.6 n 7.6 n 7.6 n 7.7 n 7.8 n 7.7 n 7.

- 20 れるデータ/ルメロヤは、データパルドDTPの立ち上がりからデータ/ルスTP2の反転までのかずかな間だけローレジルになる、ほとんどがハインベルとなるパルスとされる。したがって、アップグウンカウンタ20(h)ではデータパルスTP4の立ち上がりのタイミングで、アップダウン制御信号UDがパインベルとなり、ディン一段数DUPDはカウントアップされて「0×2-1」となる。以降500m×ecまで、同様にしてディン一段数DUPDはカウントアップされ「0×2-2」となる。
- 30 【0021】されに500msesから1400msesの期間において、ディンー最近1Tがよりも大きくなるのでディレー単極社340に大力されるデータバルスTP2の機転2インンではデースバスDTPにより上がりよりまり。ため、「ごがって、データバルスDTPにより上が、サールスTP2で極触の論理和とうれるが、タバルスCPは、データバルにTP2の接転2イミングからデータバルスDTPのさい上がりまでかかまがなってントなになる。ほとんとないでし、よとないいのストされる。ではカータバルので、プロンカウンタフン制御信号にDかけでよいれなので、ディンー4枚数DUPDはカカントグウンされて「0x22」とされる。

【0022】実験、データ、4 スポド4のたら上が で、アップタウン助運信号UDはパイレッキ、ローレッ 4 分変程に確り遅れてきにより、レージングディレー段 数DUPDは 0 x 2 3 0 x 2 2 1 1 値を交互に存 ることになる。そこで、ディレーローで輸出用50によ いてディレーは変数DUPDかは、クラむでい合いを検出 50 まる。ディレーローで検出記50では、データバキスポ P4の立ち上がり毎に2クロック前のデ・レー段数DR 2と現在カボット・形然DP 1を比較して一致していれ は、1 T ヤン・フェー量とは小型電車のペート・野な た、ペット・心がDE 1ペペント・時次DUPDと関に かることになるので、ディー一段数がコックしたとみな しディレーロック信号LOCKをハイ、ベルにして出力 する。そしてディレー段数DR 1とディレー段数DUP Dを比較して小さいほうの「0 x 2 2」を1 T 分ディレーさせるための基準ディレー段数DREFとして出力す

【0.0.2.3】同意に示されているように、1.4.0.0.0.0.0 e c で、クロックのLKが f = 1.0から f = 9になると、先述したようにパルスの機返し周期が例えば 1.0.00 短くなり、周波数が速い地態となると、ディレー段数「0.x.2.2.0 によるディレー量は 1.T 分のディレーに対して大きすぎる。したがって、アップグウン制御信号UD(はローレバルになり、アップグウンカウンク 2.0.00 で 1.0.00 で 1.0

【0024】このように、人力するクロックCLKの周期が変化しても、その変化量に対応して所関するディレー最を得ることができる基準ディン一段数を得ることができるようになる。

【0025】本お、図3に示したディレーロック検出部 50では、ディレー段本DR 1 とディレー段数DR F E L で出力するようには、ディレー段数DR F E L で出力するように説明したが、力きいほうを出力するようにしてお良い。また。国1に示した可変遅延回路1の構成においてディレー最終出版10を省略して、データルルス下 P 4 からまき出力するようにしても、上記で場合をはぼい様の効果を得ることができる。まらに、データルルス下 P 2、下 P 4 とこに記明しているが、下 P 4 エ P 2 エ P E いう 開係が成立していればデータバンス下 P 2、下 P 4 に主意の問期のデータルルスを適用することができる。

【0026】また。図下のアップダウンカロ、タ20に スピケまでは、例えばいインパンコミスだけのウントア ティータウン動作を可能にする子をデスル・・・タDLE 以を入力可能にして、必要などとだけ場準・メント野女 DEEEを建設するようにおいてもも可能である。

【000万】 また、ことに多な可要遅延短額1分差要と 入れる他では減さ、緒にして容易に1 セップ地の可能に なる。 【0028】何6は本発明の変形例として四1に示した可変遅延回路1を入力段に構立した可変遅延回路の構立 のか。20世に第二十二章に第二年、一小島等DEATE 13:0]と可変遅延回路15のの基準ティレー段数DR EFの掛け算を行いディレー設定段数を出力するディレー段数設定部60、このディレー段数設定部60で設定 されたディレー段数によって入力したデータDINを遅延してデータDOUTとして出力するディレーライン70

10 0によって構成されている。なお、ディレーライン 7.0 は図1に手したディレーライン 3.0と同様の構成とされる。ここで、ディレー段数改定部 6.0は例えば5 ピットのDRAFE[3:0]と例えば6 ピットのDREF [5:0]を掛け合わせて、9 ピットのMPX[9:0]を計算するようにされ、以下 9ようにMPXの上位6 ビットをDSDとして出力する。

MPX[9:0]:DRATE[3:0]*DREF[5:0]

DSD[5:0]*MPX[9:4]

20 したがって、例えばディンー比率DRATE==5 6.1 であった場合、クロック周期1/16のディレー量になり、例えばディレー比率DRATE=3 h + であった場合、クロック周期の15/16のディレー量になる但し、これはディレー比率DRATEのビット数やディレー投数設定部60における掛け算手段の演算精度を限定するものではない。

[0029]

【発明の効果】以上、説明したように本発明は、例えばフロサス、報測電圧、温度などによってデ・レー量が変化するようなディレー素子の異な合わせによって可変促延回路を構成した場合でも、実際の使用条件において常に再望するデ・シー量を得ることができるようになるしたがって、外部における他の回路構成やアロケケムなどを必要と無力に、可変遅延回路を構成することができる。また、お始明はCMO S によりプロセスに国現することができるプロで、従来のして他分布定な問路を用いた可変遅延回路と比較しても短めて単価で構成することができるようになる。

【【清】【注:"新日本。"

40 【図1】な発明の実施の理論で可変質に応答し構立を記 明まるプロ・列引である。

【図2】図1の可変運延回路を構成するティン=量種出 部の構成側を説明する図でも5

【図3】図4つ可変異無制造を構改する・・・ こので 検出部の構成制を説明する図である。

【図4】可受異無回點には以上を各信号でタイミにこから れるこれで

【図5】可引荷針回路にはいる各官時でダイビックを水 申号である。

50、【写片】 4.毫明 5.变形器 5.的变速锅油罐 5.横 向外 5.明 扩


る国である

【図す】ロッキーラインの構成を説明する区である 【符号の説明】

1.60 再変運建回路、10 コニー サウンタ、20 アップダウンカウンタ、30、70 ディレーライン、40 ディレー量検出部、50 ディレーロック検


出部、41、44 D·FF、42 EORが一ト、4 3 インバータ、52 シバトにシスタ、52a、52 E D·FF 51 54 minus 55 ANDでし 、58、58 D·FF、57 だに79、70 ディン・段数設定部

[図1]




1 (可変運延回路)


[[到2]




[.433]



[[4]4]







[图6]

